小说阅读网免费小说,我吃西红柿,完美世界国际版下载

FPGA加速卡及計算服務(wù)器

　　FPGA（Field Programmable Gate Array）是一種可編程邏輯器件，用戶可以通過現(xiàn)場編程實(shí)現(xiàn)特定電路的功能，是在PAL、GAL等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，F(xiàn)PGA是軟硬件合一的器件，既有專用芯片的高性能優(yōu)勢，同時又擁有通用芯片的編程靈活性。
　　FPGA中的邏輯門資源和接口資源非常豐富，可以根據(jù)特定應(yīng)用需求，定制設(shè)計為專用的集成電路系統(tǒng)，在獲得高性能的同時還能實(shí)現(xiàn)在單位產(chǎn)出方面的高效率，從而降低能耗。FPGA的主要組成部分包括可編程邏輯單元、BRAM、輸入輸出單元、布線資源、底層內(nèi)嵌功能單元以及內(nèi)嵌專用硬件模塊。其中內(nèi)嵌專用硬核包含如串并收發(fā)器，乘法器等，底層內(nèi)嵌功能單元主要指DLL、PLL及DSP等軟核，布線資源用于鏈接FPGA中的各種單元。
　　FPGA既可以實(shí)現(xiàn)組合邏輯電路的功能，又能實(shí)現(xiàn)時序邏輯電路的功能，并且能夠有效的解決原有的器件門電路數(shù)較少的問題。由于FPGA具有布線資源豐富、可重復(fù)編程、集成度高、投資較低等優(yōu)勢，在數(shù)字電路設(shè)計領(lǐng)域得到了廣泛的應(yīng)用。FPGA的設(shè)計流程包括設(shè)計輸入、仿真、編譯、下載、通信五個步驟。利用仿真軟件設(shè)計輸入并進(jìn)行仿真流程，其后通過EDA軟件編譯，實(shí)現(xiàn)分析和綜合、布局布線、形成變成文件、時序分析、產(chǎn)生EDA工具網(wǎng)表、產(chǎn)生可下載文件，最后進(jìn)行板級調(diào)試，利用配置電路將相關(guān)文件下載至FPGA芯片中，驗(yàn)證實(shí)際運(yùn)行效果。
　　基于FPGA芯片設(shè)計的新深藍(lán)FPGA加速卡將FPGA芯片的可編程能力與并行計算能力有效結(jié)合，解決了通用芯片性能瓶頸及高功耗問題。在計算密集型任務(wù)（如：矩陣運(yùn)算、圖像處理、機(jī)器學(xué)習(xí)、壓縮、非對稱加密、搜索的排序）、通信密集型任務(wù)（如：對稱加密、防火墻、網(wǎng)絡(luò)虛擬化）等應(yīng)用領(lǐng)域，F(xiàn)PGA加速卡具備廣闊的應(yīng)用前景。面對數(shù)據(jù)中心靈活多變的計算任務(wù)，利用FPGA加速卡搭建的加速模塊，可以保持?jǐn)?shù)據(jù)中心的同構(gòu)性，既能滿足加速要求，又能降低調(diào)度、運(yùn)維成本。

　　新深藍(lán)FPGA加速卡通過自主研發(fā)，完成芯片及器件選型、板卡設(shè)計、接口設(shè)計、通信協(xié)議、功能配置、操作系統(tǒng)構(gòu)建、機(jī)箱設(shè)計等架構(gòu)設(shè)計流程，并開展了對設(shè)計的散熱仿真模擬及測試優(yōu)化，以及整機(jī)部署，可構(gòu)建成一種適用于大規(guī)模科學(xué)計算的專用服務(wù)器。

　　新深藍(lán)的產(chǎn)品系列包含加速卡、邊緣計算卡、四路計算服務(wù)器、靈活配置服務(wù)器、自定義規(guī)格服務(wù)器等。其中，加速卡、邊緣計算卡主要面向服務(wù)器生產(chǎn)廠商提供服務(wù)；四路計算服務(wù)器、靈活配置服務(wù)器、自定義規(guī)格服務(wù)器面向終端用戶提供服務(wù)。
　　面向終端用戶的計算服務(wù)器可以有條件地提供算法的編寫、升級、迭代等服務(wù)。面向第三方設(shè)備的生產(chǎn)企業(yè)可以提供FPGA算法測試及ASIC芯片的設(shè)計、流片等服務(wù)。

　　FPGA加速卡內(nèi)置賽靈思（Xilinx）FPGA芯片，最高配置為8顆FPGA芯片，通過FPGA芯片的互聯(lián)互通，提高了整體并行計算能力。

　　新深藍(lán)加速卡相關(guān)產(chǎn)品在系統(tǒng)架構(gòu)、器件選型、功能配置、通信傳輸、功耗散熱等方面進(jìn)行了全方位底層硬件設(shè)計，擁有自主知識產(chǎn)權(quán)。并通過對加速卡相關(guān)產(chǎn)品進(jìn)行硬件級及軟件級調(diào)試優(yōu)化，構(gòu)建了穩(wěn)定高速的性能表現(xiàn)，能夠在用戶使用中實(shí)現(xiàn)高精度、高吞吐、高并行等優(yōu)勢。

　　可編程特性
　　FPGA支持多種開發(fā)模式，除使用傳統(tǒng)的Verilog、VHDL等硬件描述語言(HDL)進(jìn)行開發(fā)外，還支持高層次綜合（HLS）工具。HLS可支持主流面向?qū)ο蟮母邔哟纬绦蛘Z言如C/C++、Python、SystemC。當(dāng)前一些算法的復(fù)雜性與抽象程度已大大增加，使用傳統(tǒng)HDL開發(fā)在開發(fā)時間與開發(fā)難度上都面臨巨大的挑戰(zhàn)。HLS通過將高層次編程語言綜合為傳輸級RTL硬件描述語言，使用者可先用高層次語言快速實(shí)現(xiàn)算法設(shè)計后，再使用HLS轉(zhuǎn)化為具體的電路邏輯與功能。使用HLS工具可以顯著降低開發(fā)人員門檻，提高硬件開發(fā)效率。
　　新深藍(lán)加速卡相關(guān)產(chǎn)品可根據(jù)用戶需求，靈活定制加速算法，運(yùn)用集群并行計算能力，獲得大規(guī)模硬件級加速效果，并降低能耗。同時還可將加速卡相關(guān)產(chǎn)品內(nèi)核心單獨(dú)使用，作為FPGA操作培訓(xùn)平臺，提高人員技能水平。

　　高吞吐并行化
　　在多級矩陣乘法中，GPU為提高并行性，必須先從DRAM讀取數(shù)據(jù)，對整個批次執(zhí)行AxB矩陣乘法操作，并將中間結(jié)果寫在內(nèi)存中，后續(xù)的運(yùn)算需要再從內(nèi)存中讀取中間結(jié)果。FPGA則可以利用并行流水線操作直接將中間結(jié)果從當(dāng)前階段傳輸?shù)较乱粋€階段，使整個計算輸入可以通過I/O直接一個接一個的流入和流出FPGA，無需等待，實(shí)現(xiàn)流式架構(gòu)，最終完成高吞吐并行化計算。

　　主板采用國產(chǎn)中科海光系列CPU或INTEL CPU，可支持高負(fù)載計算密集型任務(wù)的調(diào)度作業(yè)。同時加速卡相關(guān)產(chǎn)品最高支持8條DDR3 ECC分布式內(nèi)存。